Selon des sources proches du dossier, TSMC travaille sur une technologie de pointe pour le packaging de puces appelée CoPoS. CoPoS signifie Chip-on-Panel-on-Structure, et il utilise un matériau en verre qui agit comme support temporaire, et il entre également dans le substrat final avec une structure sandwich à trois couches.
Il semblerait que TSMC commencera la production en série de puces utilisant CoPoS d’ici la fin de 2028. La nouvelle technologie est censée réduire les coûts de fabrication et améliorer les performances.
En fait, le chipset Feynman AI de Nvidia sera le premier à utiliser CoPoS. En effet, l’emballage de nouvelle génération sera principalement utilisé pour les puces d’IA et de calcul haute performance.
Si CoPoS change la donne, cela consolidera la position de leader de TSMC sur le marché en tant que fabricant de puces, obligeant les entreprises concurrentes à proposer une technologie alternative.
